Substansi:
- INSTALASI AT98551
- FLIP-FLOP
- PENCACAH NAIK (UP COUNTER)
- INISIALISASI 7 SEGMENT COMMON ANODA
- PENCACAH TURUN (DOWN COUNTER)
- PENCACAH DENGAN MODUL
- TONE DECODER
- SET RESET (RS) FLIP-FLOP
- CLOCK SET RESET (RST) FLIP-FLOP
- SIMULASI GERBANG LOGIKA
- PROBE CHECKER
- DATA (D) FLIP-FLOP
- TOGGLE (T) FLIP-FLOP
- JK FLIP - FLOP
- REGISTER GESER (RING COUNTER)
- RING COUNTER (2)
1. Instalasi Mikrokontrol AT98551
Konfigurasi Mikrokontroller AT89551
Konfigurasi Serial Port
Schematic Microcontroller
2. FLIP-FLOP
One Short dan Free Running (a stabil). Diilustrasikan sebagai gelombang kotak / garis
Sinyal Flip-Flop
Lamanya sebuah periode atau garis atau nyala atau mati yang digambarkan dalam skema diatas adalah tergantung, artinya semakin panjang garisnya maka semakin lama pula rentang waktunya.
Jika pada gambar disamping menunjukan bahwa dari kedudukan OFF ke ON atau sebaliknya, ini membutuhkan waktu.
3. Pencacah Naik (UP COUNTER)
Tabel Output
| Clock Ke- | Output | | | | Desimal |
|-----------|--------|----|----|----|---------|
| | Q4 | Q3 | Q2 | Q1 | |
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 |
| 2 | 0 | 0 | 1 | 0 | 2 |
| 3 | 0 | 0 | 1 | 1 | 3 |
| 4 | 0 | 1 | 0 | 0 | 4 |
| 5 | 0 | 1 | 0 | 1 | 5 |
| 6 | 0 | 1 | 1 | 0 | 6 |
| 7 | 0 | 1 | 1 | 1 | 7 |
| 8 | 1 | 0 | 0 | 0 | 8 |
| 9 | 1 | 0 | 0 | 1 | 9 |
| 10 | 1 | 0 | 1 | 0 | 10 |
| 11 | 1 | 0 | 1 | 1 | 11 |
| 12 | 1 | 1 | 0 | 0 | 12 |
| 13 | 1 | 1 | 0 | 1 | 13 |
| 14 | 1 | 1 | 1 | 0 | 14 |
| 15 | 1 | 1 | 1 | 1 | 15 |
Prinsip Kerja
- Clock aktif, jika FF outputnya selalu togle, semua outputnya 0
- Clock 1, FF1 aktif Q1 = 1, FF1 - FF4 belum aktif, jadi Q2 - Q4 = 0
- Clock 2, FF1 aktif Q1 = 0, FF2 aktif Q2=1, FF3 dan 4 tidak aktif mk Q3 dan 4 = 0
- Clock 3, FF1 aktif Q1 = 1, FF2 - FF4 tidak aktif, maka kondisi Q2 - Q4 seperti sebelumnya
- Clock 4, FF1 aktif Q1 = 0, FF2 aktif Q2 = 0, FF3 aktif, Q3 = 1, FF4 tidak aktif, Q4 = 0
- Clock 5, FF1 aktif Q1 = 1, FF2 tidak aktif, maka Q2 - Q4 = 0
- Clock 6, FF1 aktif Q1 = 0, FF2 aktif Q2 = 1, FF3 dan FF4 tidak aktif, maka Q3 dan Q4 masih dalam kondisi sebelumnya
- Clock 7, FF1 aktif Q1 = 1, FF2 - FF4 tidak aktif, maka Q2 - Q4 masih dalam kondisi sebelumnya
- Clock 8, FF1 aktif Q1 = 0, FF2 aktif Q2 = 0, FF3 aktif, Q3 = 0, FF4 aktif, Q4 = 1
- Clock 9, FF1 aktif Q1 = 1, FF2 - FF4 tidak aktif, maka Q2 - Q4 masih dalam kondisi sebelumnya
- Clock 10, FF1 aktif Q1 = 0, FF2 aktif Q2 = 1, FF3 - FF4 tidak aktif, maka Q3 dan Q4 masih dalam kondisi sebelumnya
- Clock 11, FF1 aktif Q1 = 1, FF2 - FF4 tidak aktif, maka Q2 - Q4 = masih dalam kondisi sebelumnya
- Clock 12, FF1 aktif Q1 = 0, FF2 aktif Q2 = 0, FF3 aktif, Q3 = 1, FF4 tidak aktif, Q4 masih dalam kondisi sebelumnya
- Clock 13, FF1 aktif Q1 = 1, FF2 - FF4 tidak aktif, maka Q2 - Q4 masih dalam kondisi sebelumnya
- Clock 14, FF1 aktif Q1 = 0, FF2 aktif Q2 = 1, FF3 dan FF4 tidak aktif, maka Q3 dan Q4 masih dalam kondisi sebelumnya
- Clock 15, FF1 aktif Q1 = 1, FF2 - FF4 tidak aktif, Q2 - Q4 masih dalam kondisi sebelumnya.
4. Inisialisasi 7 Segment Common Anoda
Konfigurasi 7 Segmen
Display yang banyak digunakan dalam peralatan digital adalah segment, karena terbentuk dengan 7 LED, maka disebut dengan “seven segment”, commond anoda adalah semua pin anoda digabung menjadi 1, sedangkan common katoda kaki katoda yang digabung menjadi 1, selain pin-pin a, b, c, d, e, f, g. juga dilengkapi dengan DP (Decimal Point).
5. Pencacah Turun (Down Counter)
Down Counter Schematic
Tabel Output
| Clock Ke- | Output | | | | Desimal |
|-----------|--------|----|----|----|---------|
| | Q4 | Q3 | Q2 | Q1 | |
| 0 | 1 | 1 | 1 | 1 | 15 |
| 1 | 1 | 1 | 1 | 0 | 14 |
| 2 | 1 | 1 | 0 | 1 | 13 |
| 3 | 1 | 1 | 0 | 0 | 12 |
| 4 | 1 | 0 | 1 | 1 | 11 |
| 5 | 1 | 0 | 1 | 0 | 10 |
| 6 | 1 | 0 | 0 | 1 | 9 |
| 7 | 1 | 0 | 0 | 0 | 8 |
| 8 | 0 | 1 | 1 | 1 | 7 |
| 9 | 0 | 1 | 1 | 0 | 6 |
| 10 | 0 | 1 | 0 | 1 | 5 |
| 11 | 0 | 1 | 0 | 0 | 4 |
| 12 | 0 | 0 | 1 | 1 | 3 |
| 13 | 0 | 0 | 1 | 0 | 2 |
| 14 | 0 | 0 | 0 | 1 | 1 |
| 15 | 0 | 0 | 0 | 0 | 0 |
6. Pencacah Dengan Modul
Counter by Module
Tabel Output
| Clock Ke- | Output | | | | Desimal |
|-----------|--------|----|----|----|---------|
| | Q4 | Q3 | Q2 | Q1 | |
| 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 |
| 2 | 0 | 0 | 1 | 0 | 2 |
| 3 | 0 | 0 | 1 | 1 | 3 |
| 4 | 0 | 1 | 0 | 0 | 4 |
| 5 | 0 | 1 | 0 | 1 | 5 |
| 6 | 0 | 1 | 1 | 0 | 6 |
| 7 | 0 | 1 | 1 | 1 | 7 |
| 8 | 1 | 0 | 0 | 0 | 8 |
| 9 | 1 | 0 | 0 | 1 | 9 |
| 10 | 1 | 0 | 1 | 0 | 10 |
| 11 | 1 | 0 | 1 | 1 | 11 |
| 12 | 0 | 0 | 0 | 0 | 0 |
7. Tone Decoder
Rangkaian Tone Decoder
8. Set Reset (RS) Flip-Flop
Tabel Kebenaran
| S | R | Q | Q^ | Ket |
|---|---|----|-----|-------|
| 0 | 0 | Qn | Qn^ | * |
| 0 | 1 | 0 | 1 | SET |
| 1 | 0 | 1 | 0 | RESET |
| 1 | 1 | Qn | Qn^ | # |
Keterangan:
x = tidak diperkenankan# = sama dengan keadaaan sebelumnya, jika (1-0) maka (1-0)
Pada gambar diatas merupakan rangkaian dan simbol daripada RS FLIP-FLOP dan tabel kebenarannya yang mana perubahan pada input menyebabkan perubahan pada output jika (s) diberi logika (0) dan ® diberi (1), maka pada output gate (1) / Q = 1, sehingga pada ke 2 input gate 2 akan sama, yaitu logika (1) hal ini akan menyebabkan output Q not atau gate 2 akan (0) kemudian diumpan balik ke gate (1) dan output dari gate (1) akan (1) sampai seterusnya dan untuk merubah keadaan tersebut, maka input R dan S harus diberikan input yang berbeda.
9. Clock Set Reset (RST) Flip-Flop
Clock Reset FF
Tabel Kebenaran
| S | R | Q | Q^ | Ket |
|---|---|----|-----|-----------|
| 0 | 0 | Qn | Qn^ | Tetap |
| 0 | 1 | 0 | 1 | RESET |
| 1 | 0 | 1 | 0 | SET |
| 1 | 1 | 1 | 1 | Terlarang |
Variasi dari bentuk dasar RS FF adalah bahwa rangkaian blocknya memiliki tambahan input yang diberi tanda clock input operasi kerja dari rangkaian ini identik dengan RS FF tetapi untuk mengoperasikannya harus ada clock input bila clock input pada logika nol, data dari SR (input) tidak akan dapat masuk kedalam rangkaian sehingga output tetap tidak berubah RST FF dapat ditriger dengan logika 1/0 bila input data dari S dan R masuk ke FF pada saat perubahan dari 0 ke 1:
Maka rangkaian tadi disebut “positif edge trigger” dan jika kebalikannya dari 1 ke 0, maka disebut “negatif edge trigger”:
10. Simulasi Gerbang Logika
11. Probe Checker
Probe Checker merupakan implementasi dari gerbang logic dan dimanfaatkan sebagai alat untuk mendeteksi keberadaan signal digital didalam suatu rangkaian elektronika, dimana tegangan maksimum yang mampu dideteksi adalah 5 volt.
Probe Checker
Teori Dasar dari:
- AND GATE = 7408
- OR GATE = 7432
- NOT GATE = 7404
- NAND GATE = 7400
- NOR GATE = 7402
Cara Kerja 1
Kondisi mengambang = 1, tanpa ada input, output = 0, LED OFF
Cara Kerja 2
Kondisi mengambang atau tanpa input = 0, tanpa output = 1, LED ON
12. Data (D) Flip-Flop
Data FF dibentuk dari RST FF
Prinsip kerja
Pada saat data S = 1 dan r = 0, maka data akan masuk membuat Q = 1 dan Q = 0 pada saat ada clock input yang perubahan di 0 ke 1 apabila data 0, maka membuat output Q = 0 dan Q = 1.
| T | D | Q | Q^ | Ket |
|------------------------------|---|----|-----|-------|
| 1 | 1 | 1 | 0 | Tetap |
| 1 | 0 | 0 | 1 | RESET |
| 0 | X | Qn | Qn^ | SET |
| Keterangan : x = boleh 1 / 0 | | | | |
13. Toggle (T) Flip-Flop
DFF dapat membentuk Toggle Flip-Flop
14. JK Flip-Flop
Tabel Kebenaran
| CLOCK | J | K | Q | Q^ |
|--------|---|---|----|-----|
| ENABLE | 0 | 0 | Qn | Qn^ |
| | 0 | 1 | 0 | 1 |
| | 1 | 0 | 1 | 0 |
| | 1 | 1 | Qn | Qn^ |
Model operasi dari 3 FF ditentukan oleh input J dan K, misalnya kita berikan J dan K logika 1, maka FF akan berfungsi sebagai Toggle FF, sedangkan jika kita berikan logika 0 pada J dan K, maka output tidak akan berubah, untuk bekerja normal, maka Set dan Reset diberikan logika 1, jika clear/reset diberikan 0, maka output JK FF akan Reset = Q = 0 dan Q not = 1 dengan cara yang sama Reset input dapat digunakan untuk Set, yaitu Q = 1 dan Q not = 0.
15. Register Geser (Ring Counter)
Prinsip kerja
- Masukan data = 1 pada FF, maka L1 sampai L4 OFF
- Aktifkan clock, maka data akan dikeluarkan oleh FF dan L1 ON sedangkan L2 - L4 OFF
- Masukan data 0 pada FF1 dan aktifkan clock, maka L1 OFF L2 ON, L3 dan L4 OFF
- Clock aktif, L1 dan L2 OFF, L3 ON, L4 OFF
- Clock aktif, L1, L2 dan L3 OFF, L4 ON
- Clock aktif, L1 - L4 OFF.
Output Ring Counter
RING COUNTER (2)
Prinsip kerja
- Masukan data = 1 pada FF1, maka L1 - L4 OFF
- Clock 1 aktif, L1 ON, L1-L4 OFF
- S1 OFF, S2 ON, clock 2 ON, L2 ON, L1, L3 DAN L4 OFF
- Clock 3 ON, L3 ON, L1, L2 DAN L4 OFF
- Clock 4 ON, L4 ON, L1-L3 OFF
- Clock 5 ON, Kembali pada clock 1 (keadaan sama dengan no.2)
- Clock 6 ON, kembali pada clock 2 (keadaan sama dengan no.3)
- Clock 7 ON, kembali pada clock 3 (keadaan sama dengan no.4)
- Clock 8 ON, kembali pada clock 4 (keadaan sama dengan no.5)
- Pola seperti ini akan berjalan terus, sementara itu untuk menampilkan sebuah ring counter, maka disusun hingga membentuk lingkaran. maka disebutlah “Ring Counter”.
Ring Counter Configuration
