Contoh lain, kita akan merancang mesin yang mengeluarkan nilai 1 saat 2 dari 3 masukan terakhir bernilai 1. Contohnya, masukan dengan urutan 011011100 mengeluarkan hasil dengan urutan 001111010. Ada satu jalur masukan seri dan kita asumsikan bahwa pada awalnya tidak ada masukan. Untuk kasus ini, kita akan menggunakan flip-flop D dan MUX 8-ke-1.
Gambar 4.18 Desain logika untuk pencacah modulo-4
Kita mulai dengan menyusun diagram transisi keadaan, seperti pada Gambar 4.19. Ada 8 kemungkinan urutan 3 bit yang masuk ke dalam mesin: 000, 001, 010, 011, 100, 101, 110, dan 111. Keadaan A adalah keadaan awal, yang kita asumsikan belum ada data yang masuk. Pada keadaan B dan C baru masuk 1 bit data sehingga keluarannya 0. Keadaan D,E, F, dan G paling tidak menerima 2 bit masukan kalau keadaan sebelumnya adalah B atau C. Setelah masuk pada keadaan D,E, F, atau G maka sistem akan berkutat di keadaan ini saja. Keadaan D akan dikunjungi saat dua masukan terakhir bernilai 00. Keadaan E, F, dan G dikunjungi jika dua masukan terakhir adalah 01, 10, dan 11.
Langkah berikutnya adalah membuat tabel keadaan seperti tertera pada Gambar 4.20, yang dituangkan dari diagram transisi keadaan. Selanjutnya, kita akan membuat penetapan kode keadaan seperti Gambar 4.21a. Berdasarkan penetapan kode keadaan kita dapat membuat tabel kebenaran untuk keadaan berikutnya dan fungsi keluaran. Lihat Gambar 4.21b. Dua baris terakhir pada tabel berisi keadaan 111, yang dalam praktiknya tidak akan pernah muncul, karena keadaan 111 untuk kasus ini tidak ada. Dengan demikian keadaan berikutnya dan keluaran pada 2 baris tersebut tidak perlu diperhatikan, dan ditulis sebagai 'd' yang berarti don't care, abaikan saja.
Akhirnya, kita susun rangkaiannya seperti Gambar 4.22. Perlu 1 flip-flop untuk setiap variabel keadaan, sehingga seluruhnya perlu 3 flip-flop. Ada 3 fungsi keadaan berikutnyadan 1 fungsi keluaran, sehingga kita membutuhkan 4 MUX. Pemilihan s2, s1, dan s0 sebagai pengendali MUX merupakan pilihan begitu saja. Pilihan kombinasi lain juga dapat digunakan.
Gambar 4.19 Diagram transisi keadaan untuk detektor urutan
Gambar 4.20 Tabel keadaan detektor urutan
