Pada gambar 3, menunjukkan bahwa makin negatipUGS, makin kecil arus ID
x Pada kondisi normal JFET selalu bekerja pada bagian karakteristik yang hampir mendatar, atau dengan kata lain JFET dioperasikan dengan tegangan drain yang lebih besar dari UK (tegangan Knee) tetapi lebih kecil dari tegangan breakdownnya.
Gb.3 Rangkaian Dasar membuat Karakteristik JFET
Gb.4 Menganalisa Sifat Kurva JFET.Kanal N
Lihat gambar 4, maka Uds harus dibuat lebih besar dari 4 Volt tetapi lebih kecil dari 30 V. Dan demikian pula UGS harus diantara (0 s/d 4V)
Tegangan Knee untuk lengkung karakteristik yang paling atas disebut pinch off voltage (Up),jadi bila pada lembar data tertulis Up=4 Volt, JFET tersebut harus dioperasikan dengan tegangan UDS yang lebih besar dari 4 Volt.
Dari gambar kurva 1-b, dapat kita lihat bahwa pada tegangan UGS= -4 V arus drain hampir = 0. Nilai UGS yang menyebabkan ID = 0 ini disebut Gate Source Cut Off Voltage (UGS = Off).
Up dan UGS (off) memiliki hubungan penting yaitu nilai mutlak Up = nilai mutlak UGS (off) hanya tandanya yang berbeda;
Hal ini berlaku untuk semua JFET dan harus diingat bahwa pada lembaran data JFET hanya akan disebutkan nilai (UGS off) saja.
Lengkung karakteristik yang paling atas dibuat dengan tegangan gate = 0, keadaan ini disebut juga Sharted Gate Contition, karena sama dengan keadaan dimana gate dihubung singkat dengan source.
Arus drain sepanjang bagian yang hampir mendatar dianggap sama, walau tegangan drain diubah-ubah dan pada lembar data arus ini disebut Idss.
Pada gambar kurva tampak bahwa jarak antara garis-garis mendatar itu tidak sama meskipun selisih UGS untuk tiap-tiap garis tetap 1 Volt. Hal ini dikenal sebagai Square low behavior dan ini merupakan salah satu keunggulan FET dari Transistor BJT.
Data Spesifikasi (Harga Batas) FET
Harga batas yang di maksud dalm permasalahan ini adalah suatu keterangan tentang data-data komponen Fet dan Mosfet yang harus di penuhi dan tidak boleh dilampaui batas maksimumnya, dan tidak jauh berkurang dari baras minimumnya.
Adapun harga batas tersebut antara lain memuat tentang: VDS mak, ID mak, Tj mak, PTOT mak, VGS (off) / VGTH, IDSS / ID on, GFS, RDS, CISS, CRSS.
Keterangan tentang harga batas dan bagaimana cara menggunakannya pelajarilah keterangan dan penjelasan tentang Tabel di bawah ini:
Dengan mengetahui data harga batas tersebut, kita dapat menggantikan fet dengan Type yang lain, asal data harga batas dan typenya sama.
Penjelasan Mengenai Tabel
Untuk memahami dari informasi yang terdapat didalam tabel , dibawah ini di berikan penjelasan secara rinci.
Penjelasan Tentang Simbol-simbol & Kode-kode yang di gunakan
Diagram Sketsa Kemasan & Identifikasi Kaki
Penggambaran sketsa kemasan telah dikelompokkan, jika mungkin menggunakan standar "TO atau "SOT" dengan setiap kaki atau terminl diberi nomor. Mungkin terdapat sedikit perbedaan uluran antara satu pabrik dengan pabrik lainnya yang menggunakan kemasan standar , namun demikian tidak menyimpang jauh dari ukuran yang diberikan . Setelah melewati beberapa waktu, style kemasan berkembang untuk memenuhi permintaan teknologi baru dan produksi baru. Telah ditambahkan pula akhiran kepada style kemasan untuk menunjukkan varian, dan bahkan style telah berganti nama, misalnya TO3 menjadi TO204 dan TO92 menjadi TO226. Format kaki juga berubah, kalau dulu biasanya mencari komponenen dalam kemasan TO92 yang susunan kakinya dirancang dalam style TO 18. Style ini sekarang tidak lagi mengikuti susunan kaki sebaris yang kai-kakinya dibentuk dalam format TO 18. Hal ini memungkinkan adanya perbedaan antara fisik dan ilustrasi yang terdapat pada lampiran ini.
Rincian koneksi dijelaskan dengan menggunakan cara unik yang memungkinkan pemakai untuk membandingkan susunan kaki berbagai koponen untuk memilih, kompatibilitas. Komponen FET dasar atau Mempunyai tiga koneksi, karenanya hanya mempunyai enam kombinasi susunan kaki yang mungkin. Tabel yang terdapat dihalaman sebelah menjelaskan arti huruf kapital yang mengacu pada variasi enam susunan kaki dasar. Setiap penggambaran sketsa menunjukkan kaki 1 dan kaki-kaki berikutnya. Huruf tanda menunjukkan kaki 1 fungsi kaki 1 , 2, dan 3. Huruf tanda menyimpan urutan yang sama terlepas dari style kemasan. beberapa style kemasan tiga kaki dan rincian koneksinya digambarkan secara penuh di bawah ini.
Untuk komponen dengan empat terminal, nomor kombinasi ditingkatkan dengan sangat sejak kaki-kaki piranti sekarang mempunyai penandaan alternatif (Gate 1, Gate 2, Substrate, Case) sebagai tambahan kepada Source, Drain , dan Gate yang telah dijelaskan di muka. Untuk menjaga nomor varian sedapat mungkin bisa diatur , hanya tujuh varian yang mempunyai pena Gate 1 dan Gate 2 yang digunakan dalam buku ini, dan beberapa varian yang tidak bisa dimuat menggunakan cara yanag dijelaskan di bawah . Susunan kaki komponen lain dengan empat atau lebih terminal telah dijelaskan menggunakan satu dari enam huruf penandaan (A sampai F) ditambah huruf kecil untuk menunjukkan fungsi pena tambahan (substrate, drain, gate, dan k untuk case). Huruf pertama pada penandaan banyak huruf dimulai dari kaki 1 tanpa menghiraukan apakah huruf itu kapital atau tidak. System juga memungkinkan untuk menjelaskan piranti berisi sejumlah transistor. Beberapa contoh digambarkan dihalaman sebelah.
Ada beberapa style kemasan atau kombinasi penomoran dengan susunan kaki tidak bisa dijelaskan menggunakan cara sederhana diatas. Dalam kasus ini penggambaran kemasan telah dijelaskan dengan penandaan kaki.
Untuk sebuah nomor piranti, pabrik boleh jadi tidak menjelaskan secara penuh susunan kakinya, dan juga sebuah style kemasan yang mempunyai empat terminal boleh jadi hanya bisa dijelaskan dengan penandaan tiga terminal yang telah dijelaskan. Sangat sering, pengujian komponen untuk penggantian memiliki susunan kaki yang salah.
Penandaan Kelompok Susunan kaki / elektroda FET
Detail Elektroda / kaki FET
Huruf Pengenal Fungsi Kaki:
- b = Substrate
- d = Drain
- g = Gate
- g1 = Gate 1
- g2 = Gate 2
- k = Case
- s = Source
| 1 | 2 | 3 | 4 | |
|---|----|----|----|----|
| A | d | g | s | - |
| B | d | s | g | - |
| C | g | s | d | - |
| D | g | d | s | - |
| E | s | d | g | - |
| F | s | g | d | - |
| G | | g1 | g2 | s |
| H | d | g2 | g1 | s |
| I | d | s | g1 | g2 |
| J | d | g1 | g2 | d |
| K | s | g1 | d | g2 |
| L | s | d | g2 | g1 |
| M | s | g2 | d | s |
| N | g1 | g | g | s |
| O | d | g | k | s |
| P | d | s | b | g |
| Q | d | g | b | s |
Misalnya dengan piranti TO220, tab (pin 4) secara normal terhubung ke pin 2, tetapi ternyata tab terhubung ke pin 3, begitu pula untuk piranti TO237 barangkali tab tidak terhubung ke terminal sebab tab secara normal mengambang. Penyimpangan lain bisa terjadi ketika pabrik menyatakan bahwa substrate atau case piranti dihubungkan ke sebuah pin yyang sudah dinyatakan sebagai surce, drain, atau gate, sementara pabrik lain tidak manyatakan hubungan semacam itu. Pemecahan terhadap kejanggalan semacam itu di luar lingkup buku.
