1. Common Source
Dalam konfigurasi ini sinyal masukan (Ui) dimasukkan antara Gate dan Source, sedangkan beban dipasang antara Drain dan Source. Jadi skema prinsipnya seperti gambar 2. Dalam rangkaian ini perlawanan masukan adalah takterhingga dan sinyal keluaran berselisih phasa 180o terhadap sinyal masukan ( terjadi putaran phasa 180° ). Konfigurasi ini adalah yang paling banyak diterapkan; dapat ditandingkan dengan rangkaian tunggal emitor.
Gambar 13. Menaikkan Perlawanan Masukan dengan menambahkan RG
Gambar 14. Rangkaian Tunggal Sumber (Common Source)
2. Rangkaian Tunggal Pintu (Common Gate Configuration)
Rangkaian tunggal pintu (Common Gate Configuration) seperti terlihat pada gambar 15. Dalam konfigurasi ini pengemudian dilakukan pada sumber (Source), dan sinyal keluaran disadap dari Drain. Tidak terjadi perbedaan phasa (putaran phasa). Perlawanan masukan rendah, sebab sumber sinyal mengeluarkan arus kedalam sirkuit masukan. Dapat ditandingkan dengan rangkaian Tunggal Basis. Rangkaian ini jarang diterapkan.
Gambar 15. Rangkaian Tunggal Pintu (Common Gate)
3. Rangkaian Tunggal Cerat (Common Drain Configuration)
Rangkaian Tunggal Cerat (Common Drain Configuration) seperti terlihat pada gambar 16. Dalam rangkaian ini pengemudian dilakukan pada pintu (Gate), sedangkan keluaran disadap dari sumber (Source). Tegangan sinyal keluaran adalah kecil dari tegangan sinyal masukan. Tidak terjadi perbedaan phasa (putaran phasa) antara sinyal masukan dengan keluaran, karena itu rangkaian juga disebut Pengikut Sumber (Source Follower).Perlawanan keluarannya rendah. Dapat ditandingkan dengan Pengikut Emitor.
Gambar 16. Rangkaian Tunggal Cerat (Common Drain)
4. Contoh Penggunaan FET
4.1 FET Sebagai Penguat Sinyal Analog
Karena level daya yang relatif kecil dan sangat tingginya tahanan masukan maka FET itu sendiri mempunyai sifat khusus untuk TINGKAT MASUKAN (PENGUAT DEPAN) atau PENGUAT AKHIR.
PENGUAT ARUS SEARAH, PENGUAT DIFFERENSIAL
FET Sebagai Penguat Sinyal Analog
Keterangan:
- T1 dan T2
- PASANGAN SELEKSI (TRANSISTOR YANG IDENTIK)
- Potensial source terletak pada UGS DIATAS TEGANGAN PULSA SEARAH.
- (UE1 = UEZ)
- Yaitu : UA = VDM (UE1 - U); VDM ⤳ S
SUMBER ARUS DENGAN PENGHANTARAN FET
I = arus konstant
Yaitu : - UGS = RS . I maka I = - UGS / RS
4.2 FET Sebagai Saklar
FET Sebagai Saklar
Sifat-sifat fisis statik sesuai dengan saklar mekanik dalam pendekatan barang (lebih baik sebagai transistor bipolar):
- Saklar on FET menghantarkan, TAHANAN KECIL antara drain dan source yang tergantung pada UGS.
- Saklar off FET menutup, TAHANAN LEBIH BESAR antara drain dan source yang tergantung pada UGS (UGS Up)
Karakteristik saklar (penghubung): FET - Kanal - n
Karakteristik saklar (penghubung): FET
Persyaratan hubung (kanal -n, polaritas normal)
Persyaratan hubung (kanal -n, polaritas normal)
SAKLAR ANALOG DENGAN J - FET
Saklar Analog Dengan JFET
MULTIVIBRATOR ASTABIL DENGAN PENUTUPAN MOSFET
Multivibrator Astabil Dengan Penutupan MOSFET
Sumber:
- Disusun oleh Drs. Herry Sudjendro
- Editor Drs. Asmuniv
